
Design Copilot
io-wy8v1.0.5
面向嘉立创EDA的原理图、PCB与AI协同检查助手
详情
更改日志
历史版本
评论
Design Copilot
io-wy8详情
更改日志
历史版本
评论
简体中文 | English | 繁體中文 | 日本語 | Русский
Design Copilot
Design Copilot 是面向嘉立创 EDA 的统一工作台插件,把原理图检查、PCB 检查、网络排查、报告回看和 AI 辅助分析集中到一个 GUI 中。
插件定位
这个项目不替代 EDA 本体,而是在设计流程里补一层更适合复盘和快速排查的工作台:
- 原理图阶段快速发现位号、封装、BOM 准备度和 DRC 风险
- PCB 阶段集中查看器件、焊盘、过孔、走线、覆铜和热点网络
- 用统一报告保留多轮检查结果,方便比较不同迭代
- 用自定义模型接口生成总结、整改建议、复核清单和问答结果
主要功能
- 统一工作台
首页、原理图、PCB 菜单都只保留
打开工作台一个入口,减少功能分散。 - 原理图检查 支持综合检查、快速体检、原理图 DRC、选区快照。会统计器件、导线、总线、文本、网络标识、位号前缀分布、缺位号、缺封装和 BOM 准备度,并输出评分和建议动作。
- PCB 检查 支持综合检查、快速体检、PCB DRC、选区快照和热点网络分析。会统计器件、焊盘、过孔、走线、圆弧、覆铜、区域和文本,识别高密网络、供应链信息缺失和过孔风险。
- 网络排查 可以自动高亮最密网络,也可以从热点列表中点选网络,或按网络名直接聚焦,适合排查电源网、地网和关键高速网。
- 报告系统 综合检查、体检、DRC 和选区快照都会生成统一格式报告。工作台显示最近结果,并保留最近 8 次历史记录。
- AI Copilot
支持填写自定义接口地址、模型名、API Key、额外请求头 JSON、系统提示词和 Temperature。内置
总结最近报告、生成整改建议、生成复核清单和自定义问答四类动作。
界面预览
工作台总览:

原理图检查区:

PCB 检查区:

报告舞台与历史记录:

参数设置与 AI 区:

AI 分析结果示例:

AI 使用说明
- AI 能力默认不绑定任何云服务,模型调用完全依赖你填写的自定义接口
- 当前请求格式按 OpenAI 兼容
chat/completions组织 - 发送给模型的核心内容包括最近报告、当前文档上下文、热点网络和当前阈值
- 使用前需要在嘉立创 EDA 中打开扩展的
外部交互权限
开发与打包
npm install
npm run build
打包完成后,安装包会输出到 build/dist/。
参考文档
- 嘉立创 EDA 扩展 API 指南: https://prodocs.lceda.cn/cn/api/guide/
- API 调用说明: https://prodocs.lceda.cn/cn/api/guide/invoke-apis.html
1.0.5
变更
- 重新整理简体中文、English、繁體中文、日本語、Русский 五份 README 文档,统一当前插件定位与功能描述。
- 修正文档中的截图引用,改为仓库内实际存在的预览图片资源。
- 同步更新版本号到
1.0.5,重新生成build/dist/jlc-design-copilot_v1.0.5.eext安装包。
1.0.4
变更
- 重新打包
Design Copilot当前版本,并生成build/dist/jlc-design-copilot_v1.0.4.eext安装包。 - 同步更新扩展清单、Node 包信息与锁文件中的版本号到
1.0.4。 - 纳入当前扩展清单的关键词调整,并提交到 GitHub。
1.0.3
变更
- 更新
Design Copilot插件 Logo,并同步新的扩展展示资源到安装包。 - 将扩展主页与问题反馈链接切换到 GitHub 仓库与 Issues 页面。
- 同步更新版本号到
1.0.3,重新生成build/dist/jlc-design-copilot_v1.0.3.eext安装包。
1.0.2
变更
- 重新打包
Design Copilot当前版本,生成build/dist/jlc-design-copilot_v1.0.2.eext安装包。 - 同步更新扩展清单、Node 包信息与锁文件中的版本号到
1.0.2。 - 保持现有功能与界面不变,作为一次发布型迭代。
1.0.1
变更
- 将 README 中的功能截图资源正式纳入仓库,补齐
image/README/下的工作台展示图。 - 修复根 README 第一张功能图的图片引用文件名不一致问题,避免文档出现断链图片。
- 同步更新版本号到
1.0.1,并生成build/dist/jlc-design-copilot_v1.0.1.eext安装包。
1.0.0
变更
- 按新的版本规则将插件切换到
1.x起始版本,并将对外名称统一调整为Design Copilot。 - 修复统一工作台打开后偶发误弹“打开失败,请稍后重试”的问题,保留真正异常时的错误提示。
- 从工作台中移除“数据来源”和“工作方式”栏目,只保留面向最终用户的检查、报告、网络和 AI 操作界面。
- 同步更新扩展清单、工作台标题、报告标题、多语言 README 和打包产物名为
build/dist/jlc-design-copilot_v1.0.0.eext,同时保留原有内部存储键与工作台通信键,避免打断现有设置和历史报告。
0.4.0
变更
- 在统一工作台右侧新增 AI 助手区,支持填写自定义模型接口、模型名、API Key、额外请求头和系统提示词。
- 新增 AI 报告总结、整改建议、复核清单和自定义问答,提示词会自动带上最近报告、当前上下文、热点网络和参数阈值。
- 在数据来源说明中补充 AI 调用链路,明确模型请求通过
eda.sys_ClientUrl.request发出,并要求启用扩展外部交互权限与目标接口 CORS。
0.3.4
变更
- 将统一工作台主操作区拆分为原理图功能和 PCB 功能两大分区
- 根据当前文档上下文高亮对应分区,并在另一分区自动弱化不可用动作
- 保留现有简洁风格,仅调整信息结构与通用操作位置
0.3.3
变更
- 修复统一工作台的 iframe 窗口 ID 含
.导致无法打开的问题
0.3.2
变更
- 为统一工作台入口补充 closeIFrame 和 openIFrame 的异常兜底
- 将工作台窗口尺寸回调到更稳妥的 1280x840 并在失败时弹出明确错误
- 让 iframe 在 EDA API 延迟注入时自动重试连接并补齐消息订阅
0.3.1
变更
- 同步更新扩展版本号到 0.3.1
- 重新打包统一工作台版本并生成 build/dist/jlc-design-pulse_v0.3.1.eext
- 更新 CHANGELOG,记录当前发布产物与版本信息
0.3.0
变更
- 将首页、原理图和 PCB 菜单收敛为单一“打开工作台”入口,避免功能分散在多个菜单项中。
- 继续强化统一工作台 GUI,把检查动作、网络工具、历史报告、参数维护和数据来源说明集中到一个界面中。
- 在工作台中新增“数据来源”说明区,明确每类统计、报告和网络分析对应调用的嘉立创 EDA API。
0.2.1
变更
- 重写 0.0.1 到 0.2.0 的历史记录,替换自动生成失败留下的
System.Object[]占位内容。 - 修复
scripts/release-iteration.ps1的 CHANGELOG 拼接逻辑,后续版本会正确展开变更列表。 - 重新打包插件并保留
build/dist/jlc-design-pulse_v0.2.1.eext产物。
0.2.0
变更
- 新增基于 iframe 的 Design Pulse 控制面板,整合综合检查、快速体检、DRC、选区快照与保存动作。
- 增加 GUI 报告舞台、历史回看、参数表单、热网列表和按网络名聚焦入口。
- 接入面板 RPC 与状态同步,让菜单操作和报告生成可实时反映到界面。
0.1.11
变更
- 新增一键综合检查入口,自动识别当前文档是原理图还是 PCB。
- 将体检结果与 DRC 摘要合并为单份报告,减少来回切换菜单的成本。
- 在首页、原理图和 PCB 菜单中统一提供综合检查动作。
0.1.10
变更
- 新增仓库贡献指南
AGENTS.md。 - 说明目录结构、构建命令、代码风格、测试方式与提交流程。
- 为后续协作开发补齐仓库级约定文档。
0.1.9
变更
- 在报告中记录当前阈值快照。
- 让 PCB 体检结果能够关联
TopNet、DenseNet、选区预览和ViaRisk参数。 - 方便多轮调参后的结果回看与复盘。
0.1.8
变更
- PCB DRC 报告新增规则配置名称。
- PCB DRC 报告新增问题数量统计。
- 把结果从简单通过 / 失败扩展成更可判断严重度的诊断摘要。
0.1.7
变更
- 为设计评分增加等级标识,如
A 优、B 良、C 可改进。 - 提升原理图与 PCB 评分卡的扫读效率。
- 让数值分数与建议动作更容易一起解读。
0.1.6
变更
- 将 README 改写为 Design Pulse 插件说明。
- 补充功能概览、构建方式、产物路径与参考文档。
- 记录仓库内
release-iteration.ps1的使用方式。
0.1.5
变更
- 在首页、原理图和 PCB 菜单中统一增加保存当前设计入口。
- 让体检前后更容易手动落盘。
- 补齐多上下文菜单的一致性。
0.1.4
变更
- 接入项目级元数据读取能力。
- 为多文档、多板项目的报告归属补充上下文基础。
- 给后续项目视角的报告扩展预留数据来源。
0.1.3
变更
- 接入团队与工作区元数据读取能力。
- 为协作型设计场景补充上下文来源。
- 给跨团队回看报告预留信息基础。
0.1.2
变更
- 新增可选高密度网络列表。
- 支持从 Top 热网中手动挑选并高亮指定网络。
- 更适合排查电源网与关键差分网。
0.1.1
变更
- 新增“当前选区快照”自动入口。
- 能根据当前活动文档在原理图 / PCB 间自动切换到对应选区快照逻辑。
- 在非设计页会给出明确引导,而不是静默失败。
0.1.0
变更
- 为原理图和 PCB 体检引入设计评分。
- 追加建议动作与 BOM、网络、过孔风险的综合判读。
- 将插件定位从轻量统计提升为评分式体检。
0.0.9
变更
- 新增一键重置设置功能。
- 在首页、原理图和 PCB 菜单中补充默认值恢复入口。
- 方便多轮调阈值后快速回到稳定配置。
0.0.8
变更
- 细化选区快照相关迭代,作为后续“当前选区快照”入口的过渡版本。
0.0.7
变更
- 保存最近 8 次报告历史。
- 新增报告历史查看入口。
- 让体检、DRC 与选区快照结果可以跨轮次回看。
0.0.6
变更
- 为原理图体检增加 BOM 准备度评分。
- 为 PCB 体检增加 BOM 准备度评分。
- 基于缺位号、缺封装和料号缺失等问题计算可读分数。
0.0.5
变更
- 新增原理图快速 DRC 检查入口。
- 新增 PCB 快速 DRC 检查入口。
- 将 DRC 结果写入最近报告,便于反复查看。
0.0.4
变更
- 新增按网络名聚焦功能,可直接高亮指定网络。
- 在 PCB 菜单中加入网络定位入口。
- 补充适合电源网和高速网排查的快捷交互。
0.0.3
变更
- 在 PCB 体检报告中加入网络密度排行。
- 新增高亮最密网络菜单动作。
- 基于器件焊盘、走线、圆弧和过孔统计网络连接热度。
0.0.2
变更
- 新增“快速体检当前文档”入口。
- 自动识别当前焦点是原理图还是 PCB,并执行对应体检。
- 在非设计上下文提供状态报告和操作引导。
0.0.1
变更
- 将模板仓库改造成 Design Pulse 设计体检插件,重设扩展清单、菜单与版本号。
- 新增原理图 / PCB 快速体检、选区快照、最近报告、设置与保存当前设计等基础能力。
- 新增
scripts/release-iteration.ps1,用于后续版本迭代时同步更新版本、日志、打包并提交。

暂无数据
类型
Other
关键词
PCBSchematicAuditAI
扩展信息
| 版本 | v1.0.5 |
| 发布者 | JLCEDA Plugin Lab |
| 发布时间 | 2026-03-23 17:41:44 |
| 名称 | jlc-design-copilot |
| UUID | 0dffb326676049139e6b3208a7d2d628 |
| 适用EDA版本 | ^2.3.0 |
| 报告 | 报告滥用 |
评论