时序图分析工具 (Timing Analysis Tool)

嘉立创EDA专业版时序图分析扩展插件

功能

主界面

1. 器件选择分析

选择源器件和目标器件
自动识别两个器件之间的共同网络
显示器件信息和网络列表

2. 时序参数设置

时钟频率设置 (1-1000 MHz)
Setup Time (Tsu) 建立时间设置
Hold Time (Th) 保持时间设置
实时计算时序余量 (Margin)

3. 时序图可视化

生成直观的SVG时序图
显示时钟信号、数据输出、数据输入
标注Launch/Capture时序点
显示Setup/Hold时间窗口
显示Tpd传播延迟
显示时序通过/失败状态 (PASS/FAIL)

网络高亮功能

高亮功能

4. 网络高亮功能

分析时自动高亮选中网络
鼠标悬停临时高亮网络
退出时自动取消高亮

主题切换

5. 界面主题

深色主题
浅色主题

本插件是一款专业的PCB时序分析工具，用于分析PCB设计中两个器件之间的时序关系。通过选择源器件和目标器件，自动分析两者之间的信号网络，实时计算路径延迟和时序余量，并生成直观的时序图。

使用方法

安装扩展

打开嘉立创EDA专业版
进入扩展管理（高级 → 扩展管理）
导入 .eext 文件

使用步骤

打开PCB文档
点击菜单：时序分析 → 选择器件分析
在PCB上选择两个器件（源器件 → 目标器件）
在弹出的参数设置界面中：
- 设置时钟频率
- 设置Setup Time和Hold Time
- 勾选要分析的网络（支持搜索过滤）
点击"计算"查看时序分析结果
查看生成的时序图和时序余量

取消选择

如果需要重新选择器件，点击 时序分析 → 取消选择

时序参数说明

参数	说明
时钟频率	时钟信号的频率 (MHz)
周期	时钟周期 (ns) = 1000/频率
Setup Time (Tsu)	建立时间，信号在时钟采样沿之前必须保持稳定的时间
Hold Time (Th)	保持时间，信号在时钟采样沿之后必须保持稳定的时间
Tpd	信号传播延迟，从源器件到目标器件的延迟时间
时序余量	Tpd - Tsu - Th，正值表示通过

依赖说明

嘉立创EDA专业版 v3.0.0+
无需其他扩展依赖

开源许可

Apache-2.0

技术支持

如有问题或建议，请提交 Issue。

修复

修复网络列表闭包问题：悬停时所有网络高亮为最后一个的问题

临时高亮逻辑优化：仅未选中的网络支持悬停临时高亮，选中网络保持高亮直到取消选择

缩放逻辑优化：

单滚轮：横向缩放（以鼠标为中心）
Ctrl+滚轮：上下滚动
Shift+滚轮：左右滚动
鼠标中键拖拽：全方位拖拽

变更

优化按钮布局，导出按钮独立一行

删除Timing Summary框，简化时序图显示

优化时序参数设置界面，网络列表框加长显示

优化实时计算逻辑：参数变化时后台计算，点击"计算"按钮才更新显示

时序图UI重构：信号名称独立到左侧列，标题独立到上方，均不参与缩放

缩放逻辑修改：Ctrl+滚轮水平缩放，滚轮垂直滚动

优化信号名称与波形对应关系，同一信号紧凑排列

消除时序图左侧空白区域

版本	v1.1.5
发布者	OSHWHub
发布时间	2026-06-26 17:51:53
名称	timing-analysis
UUID	5d7e348eb4624b129ca3502f20d308f4
适用EDA版本:	^3.0.0
报告	报告滥用

时序图分析工具

时序图分析工具

时序图分析工具 (Timing Analysis Tool)

功能

主界面

1. 器件选择分析

2. 时序参数设置

3. 时序图可视化

网络高亮功能

4. 网络高亮功能

主题切换

5. 界面主题

使用方法

安装扩展

使用步骤

取消选择

时序参数说明

依赖说明

开源许可

技术支持

1.1.5

新增

1.1.4

新增

修复

变更

1.1.3

新增

优化

修复

1.1.2

变更

1.1.1

修复

1.1.0

新增

变更

1.0.0

评论

类型

关键词

扩展信息